10/509677 DT04 Rec'd PCT/PT0 08 OCT 2004

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant

Mitsuhiro KASAHARA et al.

Appl. No:

Not Yet Assigned

PCT Branch

Filed

Concurrently Herewith

PCT/JP03/04721

For

PICTURE CONVERSION APPARATUS AND PICTURE CONVERSION

METHOD

CLAIM OF PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant hereby claims the right of priority granted pursuant to 35 U.S.C. 119 and 365 based upon Japanese Application Nos. 2001-114569, filed April 17, 2002, and 2003-107140, filed April 10, 2003. The International Bureau already should have sent a certified copy of the Japanese application to the United Stated designated office. If the certified copy has not arrived, please contact the undersigned.

Respectfully submitted, Mitsuhiro KASAHARA et al.

Bruce H. Bernste

Reg. No. 29,027

October 7, 2004 GREENBLUM & BERNSTEIN, P.L.C. 1950 Roland Clarke Place Reston, VA 20191 (703) 716-1191

Rec'd PCT/PTO 08 OCT 2004

PCT/JF 03/04721

日本国特許庁 JAPAN PATENT OFFICE

14.04.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 4月17日

REC'D 2 0 JUN 2003

出願番号 Application Number:

特願2002-114569

WIPO PCT

[ST.10/C]:

[JP2002-114569]

出 願 人 Applicant(s):

松下電器産業株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 6月 2日

特許庁長官 Commissioner, Japan Patent Office 太阳信一郎



出証番号 出証特2003-3037119

【書類名】

特許願

【整理番号】

2117530390

【提出日】

平成14年 4月17日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 7/01

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

笠原 光弘

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

大喜 智明

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

川村 秀昭

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

中東 秀人

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】

岩橋 文雄

【選任した代理人】

【識別番号】 100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書]

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938



【発明の名称】 画像変換装置および画像変換方法

【特許請求の範囲】

入力された連続する複数のインタレース画像フィールド信号か 【請求項1】 ら第1のプログレッシブ画像フィールド信号を生成する第1のプログレッシブ画 像生成手段と、前記入力された連続する複数のインタレース画像フィールド信号 から第2のプログレッシブ画像フィールド信号を生成する第2のプログレッシブ 画像生成手段を有し、さらに前記第1のプログレッシブ画像フィールド信号の画 素間に新たに画素を形成し第3のプログレッシブ画像フィールド信号を形成する 第1の画素形成手段と、前記第2のプログレッシブ画像フィールド信号の画素間 に新たに画素を形成し第4のプログレッシブ画像フィールド信号を形成する第2 の画素形成手段との、少なくともどちらか一方の画素形成手段を有し、前記第2 のプログレッシブ画像フィールド信号と前記第3のプログレッシブ画像フィール ド信号、または、前記第1のプログレッシブ画像フィールド信号と前記第4のプ ログレッシブ画像フィールド信号、または、前記第3のプログレッシブ画像フィ ールド信号と前記第4のプログレッシブ画像フィールド信号の対応する画素間、 および、または、対応する画素とその周辺の画素の値を比較し、その比較結果か ら動き量を演算して出力するする比較手段と、前記入力されたインタレース画像 フィールド信号から静止画処理によって静止画プログレッシブ画像フィールド信 号を生成する静止画処理手段と、前記入力されたインタレース画像フィールド信 号から動画処理によって動画プログレッシブ画像フィールド信号を生成する動画 処理手段と、前記比較手段が演算した動き量によって、前記静止画処理手段が出 力する静止画プログレッシブ画像フィールド信号と前記動画処理手段が出力する 動画プログレッシブ画像フィールド信号とを割合を変えて出力する出力手段を有 することを特徴とする画像変換装置。

【請求項2】 前記第1の画素形成手段は、前記第1のプログレッシブ画像フィールド信号のライン間に新たに画素を形成し、前記第2の画素形成手段は、前記第2のプログレッシブ画像フィールド信号のライン間に新たに画素を形成することを特徴とする請求項1記載の画像変換装置。

【請求項3】 前記切り換え手段は、前記比較手段が出力する動き量が、前記第1または前記第2のプログレッシブ画像フィールド信号に対して、1ライン以下である場合、静止画像の割合を多くして出力することを特徴とする請求項2記載の画像変換装置。

【請求項4】 前記切り換え手段は、前記比較手段が出力する動き量が、前記第1または前記第2のプログレッシブ画像フィールド信号に対して、0.75ライン以下である場合、静止画像の割合を多くして出力することを特徴とする請求項2記載の画像変換装置。

【請求項5】 前記切り換え手段は、前記比較手段が出力する動き量が、前記第1または前記第2のプログレッシブ画像フィールド信号に対して、0.5ライン以下である場合、静止画像の割合を多くして出力することを特徴とする請求項2記載の画像変換装置。

【請求項6】 第1から第4までの4つのインタレース画像フィールド信号を入力し、前記第1のプログレッシブ画像生成手段は、第1から第3の3つのインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、前記第2のプログレッシブ画像生成手段は、第2から第4の3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成することを特徴とする記求項1から請求項5のいずれかに記載の画像変換装置。

【請求項7】 非適用領域検出手段を設け、前記出力手段は、前記比較手段の 比較結果と前記非適用領域検出手段の検出結果によって、前記静止画処理手段が 出力する静止画プログレッシブ画像フィールド信号と前記動画処理手段が出力す る動画プログレッシブ画像フィールド信号との割合を変えて出力することを特徴 とする請求項1から請求項6のいずれかに記載の表示装置。

【請求項8】 前記非適用領域検出手段は、前記インタレース画像フィールドのフィールド間の画像信号の対応する画素を含む周辺の画素の信号の値の平均値により検出することを特徴とする請求項7記載の表示装置。

【請求項9】 入力された連続する複数のインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成する第1のプログレッシブ画

像生成ステップと、前記入力された連続する複数のインタレース画像フィールド 信号から第2のプログレッシブ画像フィールド信号を生成する第2のプログレッ シブ画像生成ステップを有し、さらに前記第1のプログレッシブ画像フィールド 信号の画素間に新たに画素を形成し第3のプログレッシブ画像フィールド信号を 形成する第1の画素形成ステップと、前記第2のプログレッシブ画像フィールド 信号の画素間に新たに画素を形成し第4のプログレッシブ画像フィールド信号を 形成する第2の画素形成ステップとの、少なくともどちらか一方の画素形成ステ ップを有し、前記第2のプログレッシブ画像フィールド信号と前記第3のプログ レッシブ画像フィールド信号、または、前記第1のプログレッシブ画像フィール ド信号と前記第4のプログレッシブ画像フィールド信号、または、前記第3のプ ログレッシブ画像フィールド信号と前記第4のプログレッシブ画像フィールド信 号の対応する画素間、および、または、対応する画素とその周辺の画素の値を比 較し、その比較結果から動き量を演算して出力するする比較ステップと、前記入 力されたインタレース画像フィールド信号から静止画処理によって静止画プログ レッシブ画像フィールド信号を生成する静止画処理ステップと、前記入力された インタレース画像フィールド信号から動画処理によって動画プログレッシブ画像 フィールド信号を生成する動画処理ステップと、前記比較ステップが演算した動 き量によって、前記静止画処理ステップが出力する静止画プログレッシブ画像フ ィールド信号と前記動画処理ステップが出力する動画プログレッシブ画像フィー ルド信号とを割合を変えて出力する出力ステップを有することを特徴とする画像 変換方法。

【請求項10】 前記第1の画素形成ステップは、前記第1のプログレッシブ画像フィールド信号のライン間に新たに画素を形成し、前記第2の画素形成ステップは、前記第2のプログレッシブ画像フィールド信号のライン間に新たに画素を形成することを特徴とする請求項9記載の画像変換方法。

【請求項11】 前記切り換えステップは、前記比較ステップが出力する動き 量が、前記第9または前記第10のプログレッシブ画像フィールド信号に対して 、1ライン以下である場合、静止画像の割合を多くして出力することを特徴とす る請求項10記載の画像変換方法。

【請求項12】 前記切り換えステップは、前記比較ステップが出力する動き 量が、前記第1または前記第2のプログレッシブ画像フィールド信号に対して、 0.75ライン以下である場合、静止画像の割合を多くして出力することを特徴 とする請求項10記載の画像変換方法。

【請求項13】 前記切り換えステップは、前記比較ステップが出力する動き 量が、前記第1または前記第2のプログレッシブ画像フィールド信号に対して、 0.5ライン以下である場合、静止画像の割合を多くして出力することを特徴と する請求項10記載の画像変換方法。

【請求項14】 第1から第4までの4つのインタレース画像フィールド信号を入力し、前記第1のプログレッシブ画像生成ステップは、第1から第3の3つのインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、前記第2のプログレッシブ画像生成ステップは、第2から第4の3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成することを特徴とすることを特徴とする請求項9から請求項13のいずれかに記載の画像変換方法。

【請求項15】 非適用領域検出ステップを設け、前記出力ステップは、前記 比較ステップの比較結果と前記非適用領域検出ステップの検出結果によって、前 記静止画処理ステップが出力する静止画プログレッシブ画像フィールド信号と前 記動画処理ステップが出力する動画プログレッシブ画像フィールド信号との割合 を変えて出力することを特徴とする請求項9から請求項14のいずれかに記載の 表示方法。

【請求項16】 前記非適用領域検出ステップは、前記インタレース画像フィールドのフィールド間の画像信号の対応する画素を含む周辺の画素の信号の値の平均値により検出することを特徴とする請求項15記載の表示方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、インタレース映像信号をプログレッシブ映像信号に変換する画像変 換装置および画像変換方法に関するものである。特に、画像の微小な動きに対し

ても、良好なプログレッシブ映像信号に変換できる画像変換装置および画像変換 方法に関するものである。

[0002]

【従来の技術】

インタレース映像信号をプログレッシブ映像信号に変換する際は、従来、動き 適応型プログレッシブ変換装置と呼ばれるものが用いられていた。

[0003]

図12にインタレース映像信号の一形態例を示す。このようにインタレース映像においては、1フレームの映像を走査線にオフセットをつけて、2フィールドの画像として、2枚に分けて1枚の画像(1フレーム)を伝送している。図12では、Lがある偶数の場合において、NフィールドでLライン、L+2ライン、L+4ライン、L+6ライン、L+8ラインライン等の偶数番目のラインの信号が伝送され、続くN+1フィールドで、L+1ライン、L+3ライン、L+5ライン、L+7ライン等の奇数番目のラインの信号が伝送されている。さらに次のN+2フィールドで、Nフィールドと同じ偶数番目のラインの信号が伝送されることを示している。

[0004]

このようにインターレース映像は、NフィールドとN+1フィールドとの2フィールドに分けられて伝送され、これらの2フィールドの走査線によって1フレームの映像が表示されている。

[0005]

このようなインタレース信号からプログレッシブ信号への変換は、各フィールドにおいて、伝送されていないラインの信号を時間的に前後のフィールド、または、現フィールドの信号(例えば上下のラインの信号)から生成して、伝送されるラインと生成されたラインの信号をあわせたプログレッシブ信号に変換することによって行う。ここでは、現フィールドで実際に送られているラインを現ラインと呼び、時間的に前後の複数のフィールドからまたは現フィールドの信号から生成されたラインを補間ラインと呼ぶ。

図13に従来の動き適応型プログレッシブ変換装置の一構成例を示す。図13の

J1およびJ2は1フィールド遅延回路、J3は動き検出回路、J4はフレーム補間回路、J5はフィールド補間回路、J6は切り換え回路である。入力された映像信号は、1フィールド遅延回路J1、1フィールド遅延回路J2でそれぞれ1フィールドごとに遅延される。動き検出回路J3では、時間的に2フィールド前または後のフィールド同士の間(以下、これをフレーム間と記す)の同一ライン上の対応する画素の比較が行われ、画素の値の差が小さい場合は静止画と判定し、また画素の値の差が大きい場合は動画と判定する。

フレーム補間回路J4では、特定のフィールドと2フィールド隣のフィールドとの間、すなわちフレーム間の同一ライン上の対応する画素から静止画の補間ラインの画像信号を生成する。例えば、図12において、N+1フィールドのL+4ラインの画素Xを補間する場合は、NフィールドのL+4ラインの画素AとN+2フィールドのL+4ラインの画素Bから、例えば「X=(A+B)/2」(A,Bは画素の信号の明るさのレベルを示す)というような演算によって画素Xの値を生成する。

フィールド補間回路J5では、同一フィールド内の上下ラインの画素から対応する画素を生成する。例えば、図12において、N+1フィールドのL+4ラインの画素Xを補間する場合は、N+1フィールドのL+3ラインの画素CとN+1フィールドのL+5ラインの画素Dから、例えば「X=(C+D)/2」(C,Dは画素の信号の明るさのレベルを示す)というような演算によって画素Xの値を生成する。

切り換え回路J6は、1フィールド遅延回路J1の出力が現ラインである場合には、この現ライン信号を選択して出力し、1フィールド遅延回路J1の出力が補間ラインの場合には、フレーム補間回路J4からの信号またはフィールド補間回路J5からの信号を出力する。それは動き検出回路J3の検出結果が「静止」と判断されたのであればフレーム補間回路J4の生成信号を出力し、動き検出回路J3の検出結果が「動き」と判断されたのであればフィールド補間回路J5の生成信号を出力する。

このような構成の装置であれば、フレーム間で相関の大きい静止画像については 、フレーム補間(時間的に2つ前または後のフィールドからなされる補間)によ

って生成されたプログレッシブ映像信号が出力され、一方、フレーム間で相関の 小さい動画像については、フィールド補間によって生成されたプログレッシブ映 像信号が出力される。従ってこの方法によれば、理論上は、画像の動きにほぼ合 致した補間処理が可能となるはずである。

[0006]

【発明が解決しようとする課題】

しかしながら、従来例のような方法では、垂直方向の大きな輝度差を持つ画像 がゆっくり動いたときに正確な動き判定が出来ず、そのために静止画に適したフ レーム補間処理と動画に適したフィールド補間処理がうまく行われず、画像が劣 化する場合がある。

このような場合の例を以下に示す。図14に垂直方向に正弦波的に輝度が変化する画像を各ライン上でサンプルする場合のサンプル値の値を示すものであり、縦軸が明るさの度合いを、横軸がラインの番号を表している。図14は、インタレース信号に変換される前の正弦波的に輝度が変化する画像を示している。信号の輝度(明るさ)を表す数値として、最低の黒を「0」として、最大の白を「25」として表示している。

元となる映像の信号は、Lラインで「218」の値をとり、LラインとL+1ラインとの間で「255」の最大輝度を示し、L+1ラインで「218」に戻り、L+1ラインとL+2ラインの間で「128」をとり、L+2ラインで「37」となり、L+2ラインとL+3との間で最小輝度の「0」を示し、L+3ラインで「37」に戻り、L+3ラインとL+4ラインの間で「128」をとり、L+4ラインで「218」となっている。以下同様にL+5ライン以降も変化している。この画像がインタレースで伝送された場合は、図15のようになる。つまり、あるフィールドでは黒丸の値が伝送され、次のフィールドでは白丸の値が伝送される。

図16は、このような画像が、1フィールドごとに下ライン方向に1/2ライン動いたときの画像を重ねて書いたものである。すなわち、f1フィールドでは、Lラインとして明るさ「218」、L+2ラインとして「37」、L+4ラインとして「218」、L+6ラインとして「37」のそれぞれの明るさが伝送され

る。

続いてf2フィールドでは、元の波形が下ライン方向に1/2ライン動いているために、L+1ラインとして明るさ「255」、L+3ラインとして「0」、L+5ラインとして「255」、L+7ラインとして「0」が伝送される。以下、f3フィールド、f4フィールド、f5フィールド、f6フィールドとそれぞれ図のように画像の値が伝送される。このような各フィールドでのラインとサンプル値の関係を(表1)で示す。

[0007]

【表1】

各フィールドでのラインとサンプル値の関係

(a) インタレースでサンプルされる前の信号の値

	f 1	f2	f3	f4	f 5	f6
L	218	128	37	0	37	128
L+1	218	255	218	128	37	0
L+2	37	128	218	255	218	128
L+3	37	0	37	128	218	255
L+4	218	128	37	0	37	128
L+5	218	255	218	128	37	0
L+6	37	128	218	255	218	128
L+7	37	0	37	128	218	255

(b) インタレースでサンプルされた後の信号の値

	f 1	f _. 2	f 3	f 4	f 5	f6
L	218		37		37	_
L.+1	_	255	_	128	-	0
L+2	37	_	218	1	218	1
L+3	_	٥	_	128	1	255
L+4	218	_	37	-	37	_
L+5	_	255	_	128		0
L+6	37	-	218		218	_
L+7	-	0	_	128	_	255

[0008]

(表1 (a))は、各フィールドでのラインごとのインタレースでサンプルされる前の信号の値を示し、(表1 (b))はインタレースでサンプルされた後の信号の値を示している。このインタレースでサンプルされた後の信号が伝送され、このインターレース信号をうけた受信機側で補間信号処理されて伝送されないライン、すなわち(表1 (b))の「一」欄の値が求めら、プログレッシブ映像信号に変換される。

[0009]

このような映像が図13に示す従来の動き適応型プログレッシブ変換装置で処理される場合の動作について説明する。従来の動き適応型プログレッシブ変換装置では、動き検出回路J3において時間的に2フィールド後(または前)のフィールドの信号との値の差によって動き量を判定し、その出力は切り換え回路J6 へ送られ、切り換え回路J6ではその判定結果が「静止」であればフレーム補間回路J4の出力信号を出力し、また判定結果が「動き」であればフィールド補間回路J5の出力信号を出力する。

[0010]

まず、動き検出回路J3の動作を(表2(a))、(表2(b))を用いて説明する。

[0011]



動き検出回路の動作説明表

(a) 2フィールド間の値の差

	f1	f2	f3	f 4	f5	f6
L		181	-	0	-	
L+1		<u> </u>	128	-	128	
L+2		181	-	0	-	
L+3		_	128	-	128	
L+4		181	-	0	_	
L+5			128	_	128	
L+6		181	_	0 .	_	
L+7		_	128	_	128	

(b) 動き検出回路の判定結果

	f 1	f2	f3	f4	f 5	f6
		動き	-	静止	_	
L+1		_	動き	1	動き	
L+2		動き	_	静止	_	
L+3		-	動き	_	動き	-
L+4		動き	_	静止	_	
L+5		_	動き	_	動き	
L+6		動き	_	静止		
L+7		_	動き	_	動き	

[0012]

(表2(a))は、動き量を検出するために演算された2フィールド後(または前)のフィールドの信号との明るさの差を示している。例えばf2フィールドのLラインの値は、f1フィールドのLラインの値「218」とf3フィールドのLラインの値「37」の差をとり「181」となっている。同様に各フィールドの各ラインの値が演算されている。

[0013]

(表2(b))は、(表2(a))の値をもとにして判定すべき画素の値が動画であるか、または静止画であるかを判定したものである。ここでは、動画と静止画の明るさの閾値を「20」として、閾値「20」以上の場合は動画と判定し、「19」以下の場合は静止画と判定した結果を示したものである。

[0014]

次に、フレーム補間回路 J 4 とフィールド補間回路 J 5 の動作を説明する。

[0015]

【表3】

補間回路の出力値

(a) フレーム補間回路の出力値

	f 1	f2	f3	f 4	f5	f6
L		128	-	37	-	
L+1		-	191	_	64	
L+2		128	-	128	_	
L+3		_	64	-	191	
L+4		128	_	37	_	
L+5		_	191	_	64	
L+6		128	_	218		
L+7			64		191	

(b) フィールド補間回路の出力値

	f1	f 2	f3	f 4	f5	f6
L						
L+1	128		128		128	_
.L+2	_	128	_	128	1	128
L+3	128	_	128	_	128	1
L+4	_	128	_	128	_	128
L+5	128	_	128	_	128	_
L+6	-	128	_	128	_	128
L+7						

[0016]

(表3 (a))はフレーム補間回路 J 4 の出力値を示したものである。例えば、映像入力が f 2 フィールドの L ラインにおいては、インターレースでは実際には伝送されておらず、フレーム間での補間信号処理により求められる。そこでフレーム補間回路 J 4 での f 2 フィールドの L ラインの値は、(表1 (b))の f 1 フィールドの L ラインの値「2 1 8」と f 3 フィールドの L ラインの値「3 7」から平均をとり、つまり「(2 1 8 + 3 7) / 2 = 1 2 8」として計算されている。(表3 (a))のその他の値も同様にしてフレーム間の値の平均として算出されている。

[0017]

一方、(表3(b))はフィールド補間回路の出力値を示したものである。例えばf1フィールドのL+1ラインの値をフィールド間での補間処理を行う場合、(表1(b))のf1フィールドのLラインの値「g218」と同じg1フィールドのg1フィールドのg218」と同じg37」から平均が求められ、「(g218+g37)/2 = 128」と計算されている。(表3(b))のその他の値も同様にして、フィールド内の上下ラインの値の平均として算出されている。

[0018]

次に、切り換え回路J6の動作を説明する。切り換え回路J6には、フレーム補間回路J4の出力信号と、フィールド補間回路J5の出力信号と、現ライン信号と、さらに動き検出回路J3の出力信号が入力されている。次の(表4)は、切り換え回路の補間ラインでの出力信号の値を示すものである。

[0019]

【表4】

切り換え回路の出力値、および、補間信号と原信号との差

(a) 補間ラインの切り換え回路の出力

·	f1	f 2	f3	f 4	f5	f6
L					•	
L+1		-	128	1	128	
L+2		128	-	128	_	•
L+3	·	-	128	_	128	
L+4		128	-	37	-	
L+5		_	128	-	128	
L+6		128	_	218	_	
L+7						

(b) 補間信号とインタレース前の原信号との差

	f 1	f2	f3	f 4	f5	f6
L						
L+1		_	90	-	90	
L+2		0	-	37	_	
L+3		-	90	1	90	
L+4		0	_	37	_	
L+5		_	90		90	
L+6		0	_	37	_	
L+7						

[0020]

(表4(a))は、(表2(b))の動き検出回路J3の判定結果によって、フレーム補間信号とフィールド補間信号を切り換えて出力した結果を示している。動き検出回路J3による動き判定が「静止」の場合はフレーム補間回路J4の信号を出力し、動き検出回路J3による動き判定が「動き」の場合はフィールド補間回路J5の信号を出力する。

[0021]

(表4(a))においてハッチングがなされている部分が「動き」と判定された部分である。なお、現ライン信号について(表4(a))の「一」の箇所は、現ライン信号が出力されていることを示す。

[0022]

(表4 (b))は、補間ラインで出力された信号の値と、(表1 (a))のインタレースされる前の原信号の値の差を示したものである。この(表1 (a))からわかるようにf3フィールドやf5フィールドにおいて、その明るさの差が「90」と非常に大きくなってことが判る。これらの信号の最大値が「255」であるのに対して、「90」という値は非常に大きく、プログレッシブ変換された映像信号を見ても大きなノイズをなってしまい、顕著な画質劣化のとして認識される。

[0023]

このように従来の動き適応型プログレッシブ変換装置では、画像がゆっくりと ライン方向に動いたときには動画処理となりやすく、画質が劣化しやすいという 課題があった。

[0024]

本発明は、上記のような、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定を行い、安定で解像度の高い動画像を 提供することを目的とする。

[0025]

【課題を解決するための手段】

(1) 第1の発明

第1の発明に係る画像変換装置は、入力された連続する複数のインタレース画像 フィールド信号から第1のプログレッシブ画像フィールド信号を生成する第1の プログレッシブ画像生成手段と、前記入力された連続する複数のインタレース画 像フィールド信号から第2のプログレッシブ画像フィールド信号を生成する第2 のプログレッシブ画像生成手段を有し、さらに前記第1のプログレッシブ画像フ ィールド信号の画素間に新たに画素を形成し第3のプログレッシブ画像フィール ド信号を形成する第1の画素形成手段と、前記第2のプログレッシブ画像フィー ルド信号の画素間に新たに画素を形成し第4のプログレッシブ画像フィールド信 号を形成する第2の画素形成手段との、少なくともどちらか一方の画素形成手段 を有し、前記第2のプログレッシブ画像フィールド信号と前記第3のプログレッ シブ画像フィールド信号、または、前記第1のプログレッシブ画像フィールド信 号と前記第4のプログレッシブ画像フィールド信号、または、前記第3のプログ レッシブ画像フィールド信号と前記第4のプログレッシブ画像フィールド信号の 対応する画素間、および、または、対応する画素とその周辺の画素の値を比較し 、その比較結果から動き量を演算して出力するする比較手段と、前記入力された インタレース画像フィールド信号から静止画処理によって静止画プログレッシブ 画像フィールド信号を生成する静止画処理手段と、前記入力されたインタレース 画像フィールド信号から動画処理によって動画プログレッシブ画像フィールド信 号を生成する動画処理手段と、前記比較手段が演算した動き量によって、前記静 止画処理手段が出力する静止画プログレッシブ画像フィールド信号と前記動画処 理手段が出力する動画プログレッシブ画像フィールド信号とを割合を変えて出力 する出力手段を備えるものである。

第1の発明に係る画像変換装置においては、第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号から、新たに画素が形成された、より解像度が高いプログレッシブ画像フィールド信号を用いて、比較手段が動き量の演算を行うことができるので、より精度の高い動き検出が可能になり、画質劣化の少ない、解像度の高い映像プログレッシブ画像フィールド信号を生成することが可能となる。その結果、正確な動き検出を行うことができ、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き

判定をすることができ、安定で解像度の高い映像を提供することが出来る。

(2) 第2の発明

第2の発明に係る画像変換装置は、第1の発明に係る画像変換装置の構成において、前記第1の画素形成手段は、前記第1のプログレッシブ画像フィールド信号のライン間に新たに画素を形成し、前記第2の画素形成手段は、前記第2のプログレッシブ画像フィールド信号のライン間に新たに画素を形成するものである。この場合、インタレース信号をプログレッシブ画像信号に変換する際により厳しい変換精度を要求される垂直方向に対しての精度を上げることができ、水平方向への新たに画素を生成する回路を省略できるので、回路規模の増大を低く抑えることができ、低コストに高精度の画像変換装置を提供することが可能となる。

(3) 第3の発明

第3の発明に係る画像変換装置は、第2の発明に係る画像変換装置の構成において、切り換え手段は、比較手段が出力する動き量が、第1または第2のプログレッシブ画像フィールド信号に対して、1ライン以下である場合、静止画像の割合を多くして出力するものである。

この場合、動きの大きい映像に対しての誤動作を防止することができ、画質劣化 の少ないプログレッシブ画像フィールド信号を生成することが可能となる。

(4) 第4の発明

第4の発明に係る画像変換装置は、第2の発明に係る画像変換装置の構成において、切り換え手段は、比較手段が出力する動き量が、第1または第2のプログレッシブ画像フィールド信号に対して、0.75ライン以下である場合、静止画像の割合を多くして出力することを特徴とするものである。

この場合、動きの少し大きい映像に対しての誤動作を防止することができ、より 画質劣化の少ないプログレッシブ画像フィールド信号を生成することが可能とな る。

(5) 第5の発明

第5の発明に係る画像変換装置は、第2の発明に係る画像変換装置の構成において、切り換え手段は、比較手段が出力する動き量が、第1または前記第2のプログレッシブ画像フィールド信号に対して、0.5ライン以下である場合、静止画

像の割合を多くして出力するものである。

この場合、動きの小さい映像に対しても誤動作を防止することができ、より画質 劣化の少ないプログレッシブ画像フィールド信号を生成することが可能となる。

(6) 第6の発明

第6の発明にかかる画像変換装置は、第1から第5の発明にかかる画像変換装置の構成において、第1から第4までの4つのインタレース画像フィールド信号を入力し、前記第1のプログレッシブ画像生成手段は、第1から第3の3つのインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、前記第2のプログレッシブ画像生成手段は、第2から第4の3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成するものである。

[0026]

第3の発明にかかる画像変換装置においては、第1から第3の3つのインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、第2から第4までの3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成し、この第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号とを比較し、その比較結果を動き量として出力することが出来るので、第1の発明よりもさらに正確な動き検出を行うことができ、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を提供することが出来る。

(7) 第7の発明

第7の発明に係る画像変換装置は、第1から第6の発明に係る画像変換装置の構成において、非適用領域検出手段を設け、出力手段は、比較手段の比較結果と非適用領域検出手段の検出結果によって、静止画処理手段が出力する静止画プログレッシブ画像フィールド信号と動画処理手段が出力する動画プログレッシブ画像フィールド信号との割合を変えて出力するものである。

この場合、連続したカメラのフラッシュ等が含まれる映像に対しても、誤って静止画像としないようにすることができ、より精度の高い画像変換装置を提供する



(8) 第8の発明

第8の発明に係る画像変換装置は、第7の発明に係る画像変換装置の構成において、非適用領域検出手段は、インタレース画像フィールドのフィールド間の画像 信号の対応する画素を含む周辺の画素の信号の値の平均値により検出するものである。

この場合、連続したカメラのフラッシュ等が含まれた場合、フィールド間の平均 値の差として検出することができ、比較的少ない回路規模で、より精度の高い画 像変換装置を提供することが出来る。

(9) 第9の発明

第9の発明に係る画像変換方法は、入力された連続する複数のインタレース画像 フィールド信号から第1のプログレッシブ画像フィールド信号を生成する第1の プログレッシブ画像生成ステップと、前記入力された連続する複数のインタレー ス画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成する 第2のプログレッシブ画像生成ステップを有し、さらに前記第1のプログレッシ ブ画像フィールド信号の画素間に新たに画素を形成し第3のプログレッシブ画像 フィールド信号を形成する第1の画素形成ステップと、前記第2のプログレッシ ブ画像フィールド信号の画素間に新たに画素を形成し第4のプログレッシブ画像 フィールド信号を形成する第2の画素形成ステップとの、少なくともどちらか一 方の画素形成ステップを有し、前記第2のプログレッシブ画像フィールド信号と 前記第3のプログレッシブ画像フィールド信号、または、前記第1のプログレッ シブ画像フィールド信号と前記第4のプログレッシブ画像フィールド信号、また は、前記第3のプログレッシブ画像フィールド信号と前記第4のプログレッシブ 画像フィールド信号の対応する画素間、および、または、対応する画素とその周 辺の画素の値を比較し、その比較結果から動き量を演算して出力するする比較ス テップと、前記入力されたインタレース画像フィールド信号から静止画処理によ って静止画プログレッシブ画像フィールド信号を生成する静止画処理ステップと 、前記入力されたインタレース画像フィールド信号から動画処理によって動画プ ログレッシブ画像フィールド信号を生成する動画処理ステップと、前記比較ステ

ップが演算した動き量によって、前記静止画処理ステップが出力する静止画プログレッシブ画像フィールド信号と前記動画処理ステップが出力する動画プログレッシブ画像フィールド信号とを割合を変えて出力する出力ステップを備えるものである。

第9の発明に係る画像変換方法においては、第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号から、新たに画素が形成された、より解像度が高いプログレッシブ画像フィールド信号を用いて、比較ステップが動き量の演算を行うことができるので、より精度の高い動き検出が可能になり、画質劣化の少ない、解像度の高い映像プログレッシブ画像フィールド信号を生成することが可能となる。その結果、正確な動き検出を行うことができ、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を提供することが出来る。

(10) 第10の発明

第10の発明に係る画像変換方法は、第9の発明に係る画像変換方法の構成において、前記第1の画素形成ステップは、前記第1のプログレッシブ画像フィールド信号のライン間に新たに画素を形成し、前記第2の画素形成ステップは、前記第2のプログレッシブ画像フィールド信号のライン間に新たに画素を形成するものである。

この場合、インタレース信号をプログレッシブ画像信号に変換する際により厳しい変換精度を要求される垂直方向に対しての精度を上げることができ、水平方向への新たに画素を生成する回路を省略できるので、回路規模の増大を低く抑えることができ、低コストに高精度の画像変換方法を提供することが可能となる。

(11) 第11の発明

第11の発明に係る画像変換方法は、第10の発明に係る画像変換方法の構成に おいて、切り換えステップは、比較ステップが出力する動き量が、第1または第 2のプログレッシブ画像フィールド信号に対して、1ライン以下である場合、静 止画像の割合を多くして出力するものである。

この場合、動きの大きい映像に対しての誤動作を防止することができ、画質劣化 の少ないプログレッシブ画像フィールド信号を生成することが可能となる。

(12) 第12の発明

第12の発明に係る画像変換方法は、第10の発明に係る画像変換方法の構成に おいて、切り換えステップは、比較ステップが出力する動き量が、第1または第 2のプログレッシブ画像フィールド信号に対して、0.75ライン以下である場 合、静止画像の割合を多くして出力することを特徴とするものである。

この場合、動きの少し大きい映像に対しての誤動作を防止することができ、より 画質劣化の少ないプログレッシブ画像フィールド信号を生成することが可能とな る。

(13) 第13の発明

第13の発明に係る画像変換方法は、第10の発明に係る画像変換方法の構成において、切り換えステップは、比較ステップが出力する動き量が、第1または前記第2のプログレッシブ画像フィールド信号に対して、0.5ライン以下である場合、静止画像の割合を多くして出力するものである。

この場合、動きの小さい映像に対しても誤動作を防止することができ、より画質 劣化の少ないプログレッシブ画像フィールド信号を生成することが可能となる。

(14) 第14の発明

第14の発明にかかる画像変換方法は、第9から第13の発明にかかる画像変換方法の構成において、第1から第4までの4つのインタレース画像フィールド信号を入力し、前記第1のプログレッシブ画像生成ステップは、第1から第3の3つのインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、前記第2のプログレッシブ画像生成ステップは、第2から第4の3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成するものである。

[0027]

第14の発明にかかる画像変換方法においては、第1から第3の3つのインタレース画像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、第2から第4までの3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成し、この第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号とを比較し、その比較結果

を動き量として出力することが出来るので、さらに正確な動き検出を行うことが でき、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいて も、正確な動き判定をすることができ、安定で解像度の高い映像を提供すること が出来る。

(15) 第15の発明

第15の発明に係る画像変換方法は、第9から第14の発明に係る画像変換方法 の構成において、非適用領域検出ステップを設け、出力ステップは、比較ステップの比較結果と非適用領域検出ステップの検出結果によって、静止画処理ステップが出力する静止画プログレッシブ画像フィールド信号と動画処理ステップが出力する動画プログレッシブ画像フィールド信号との割合を変えて出力するものである。

この場合、連続したカメラのフラッシュ等が含まれる映像に対しても、誤って静止画像としないようにすることができ、より精度の高い画像変換方法を提供することが出来る。

(16) 第16の発明

第16の発明に係る画像変換方法は、第15の発明に係る画像変換方法の構成に おいて、非適用領域検出ステップは、インタレース画像フィールドのフィールド 間の画像信号の対応する画素を含む周辺の画素の信号の値の平均値により検出す るものである。

この場合、連続したカメラのフラッシュ等が含まれた場合、フィールド間の平均 値の差として検出することができ、比較的少ない回路規模で、より精度の高い画 像変換方法を提供することが出来る。

[0028]

【発明の実施の形態】

以下、本発明に係る画像変換装置の一例ついて説明する。なお、以下の説明では、映像信号を輝度信号に対応させて説明するが、色信号に対しても同様の処理を行うこともできる。また、この例に限らず、カラー表示を行う場合にも各色ごとに以下と同様に処理することにより、RGB信号に対しても同様の効果を得ることができるものである。

(実施の形態1)

図1は、本発明の第1の実施の形態による画像変換装置のブロック図である。図 1に示す画像変換装置は、第1の1フィールド遅延回路1、第2の1フィールド 遅延回路2、第3の1フィールド遅延回路3、第1のプログレッシブ画像生成回 路4、第2のプログレッシブ画像生成回路5、比較回路6、フレーム補間回路7 、フィールド補間回路8、出力回路9を備える。また、図示していないが、入力 された映像信号の同期信号、またはそれに対応する信号を受けてこれらの各ブロ ックに必要なタイミング信号を発生するタイミング発生回路を備えている。 上記のように構成された本発明の画像変換装置の動作について以下に説明する。 まず、インタレース映像信号入力は、連続して接続された第1の1フィールド遅 延回路1、第2の1フィールド遅延回路2および第3の1フィールド遅延回路3 によって順々に遅延され、各フィールド遅延回路のそれぞれの出力が、1フィー ルド遅れの映像信号aと、2フィールド遅れの映像信号bと、3フィールド遅れ、 の映像信号cのそれぞれが生成される。インタレース映像入力信号とこれらの各 1フィールド遅延回路から出力された3つの映像信号a、映像信号b、映像信号 cとを合わせて全部で連続した4つのインタレース映像信号が生成される。 これらの4つのインタレース映像信号のそれぞれは、第1のオッドフィールド信 号と第1のイーブンフィールド信号と第2のオッドフィールド信号と第2のイー ブンフィールド信号によって構成されるか、または、第1のイーブンフィールド 信号と第1のオッドフィールド信号と第2のイーブンフィールド信号と第2のオ ッドフィールド信号によって構成されることになる。なお、インタレース映像信 号は2フィールドで画面の全走査線を構成するので、ここではその一方のフィー ルドをオッドフィールドと呼び、他方をイーブンフィールドと呼んでいる。 これらの4つのインタレース映像信号のうち3フィールド遅延された映像信号 c と2フィールド遅延された映像信号 b と1 フィールド遅延された映像信号 a が第 1のプログレッシブ画像生成回路4に入力され、第1のプログレッシブ画像生成 回路4で第1のプログレッシブ画像が生成される。また、4つのインタレース映 **像信号のうち2フィールド遅延された映像信号bと1フィールド遅延された映像** 信号cと入力されたインターレース映像信号とが第2のプログレッシブ画像生成

回路 5 に入力され、プログレッシブ画像生成回路 5 で第 2 のプログレッシブ画像が生成される。

比較回路 6 では、第1のプログレッシブ画像生成回路 4 が生成した第1のプログレッシブ画像と第2のプログレッシブ画像生成回路 5 が生成した第2のプログレッシブ画像が入力され、第1のプログレッシブ画像と第2のプログレッシブ画像と比較して、動き量情報Mを演算する。

また、2フィールド遅延された映像信号 b と入力されたインタレース映像信号がフレーム補間回路 7 に入力される。フレーム補間回路 7 は時間的に2フィールド前後のフィールド間で補間処理するフレーム補間によってプログレッシブ画像を生成する。

[0029]

また、1フィールド遅延された映像信号 a はフィールド補間回路 8 に入力される。フィールド補間回路 8 では、1フィールド遅延された映像信号 a からフィールド補間によってプログレッシブ映像信号を生成する。

出力回路9には、比較回路6が出力した動き量情報Mと、第1の1フィールド遅延回路1の出力のインタレース画像aと、フレーム補間回路7が出力したフレーム補間によるプログレッシブ画像と、フィールド補間回路8が出力したフィールド補間によるプログレッシブ画像とが入力される。

出力回路9は比較回路6が出力した動き量情報Mを示す信号に応じて、フレーム補間回路7が出力したフレーム補間によるプログレッシブ画像とフィールド補間回路8が出力したフィールド補間によるプログレッシブ画像とを画素ごとに割合を変えて出力する。割合の制御は動き量情報Mが小さいほど静止の確率が高くなるので、フレーム補間によるプログレッシブ画像の割合が多くなるように制御を行う。ここでは、フレーム補間による信号処理が静止画に適した静止画処理にあたり、一方、フィールド補間による信号処理が動画に適した動画処理にあたる。すなわちフレーム補間回路7の処理が静止画処理手段に相当し、フィールド補間回路8の処理が動画処理手段に相当する。

[0030]

本実施の形態の構成によれば、連続した第1から第3の3つのインタレース画

像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、連続した第2から第4までの3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成し、この第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号とを比較し、その比較結果を動き量情報Mとして出力することが出来るので、正確な動き検出を行うことができ、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を提供することが出来る。

以下に本発明の効果を、従来例で画質劣化が生じた図14示す垂直方向に正弦波 的に輝度が変化する画像が図16に示すように垂直方向にゆっくり動いたときの 動作の例を用いて説明する。

[0031]

各フィールドでのインタレースでサンプルされる前の信号の値とインタレースでサンプルされた後の信号の値は(表5(a))、(表5(b))のように従来例と同様に示される。ここでは、f1フィールドからf9フィールドまでの9フィールド分を表に示している。

[0032]

【表5】

各フィールドでのラインとサンプル値の関係

(a) インタレースでサンプルされる前の信号の値

	f1	f2	f3	f4	f5	f6	f7	f8	f9
L	218	128	37	0	37	128	218	255	218
L+1	218	255	218	128	37	0	37	128	218
L+2	37	128	218	255	218	128	37	0	37
L+3	37	0	37	128	218	255	218	128	37.
L+4	218	128	37	۵	37	128	218	255	218
L+5	218	255	218	128	37	0	37	128	218
L+6	37	128	218	255	218	128	37	0	37
L+7	37	0	37	128	218	255	218	128	37

(b) インタレースでサンプルされた後の信号の値

	f1	f2	f3	f4	f5	f6	f7	f8	f9
L	218	_	37		37	1	218	-	218
L+1	-	255	-	128	_	0	1	128	
L+2	37	1	218	-	218	-	37	1	37
L+3	-	0	_	128		255		128	-
L+4	218	-	37	_	37		218	-	218
L+5	_	255	-	128	-	0	_	128	-
L+6	37	-	218	_	218	_	37	-	37
L+7	-	0	-	128	-	255	_	128	

[0033]

この(表5)には、インターレースでサンプリングされる前の信号の各フィールドの各ラインの輝度に相当する値を(表5(a))に、サンプリングされた時の信号の値を(表5(b))に表示されている。一般的に(表5(b))に示す信号がフィールド毎に順番に伝送されている。図1においても(表5(b))に示されるインタレース画像信号が、フィールド毎に順番に図1のインタレース映像入力として入力される。

これらのインタレース映像信号は第1の1フィールド遅延回路1、第2の1フィールド遅延回路2、そして第3の1フィールド遅延回路3に順に入力される。

このようにインターレース映像信号が入力されたとき、第1のプログレッシブ画像生成回路4と第2のプログレッシブ画像生成回路5においてそれぞれが補間処理によりプログレッシブ画像を生成する。その動作を以下に詳しく説明する。

図2に第1のプログレッシブ画像生成回路4と第2のプログレッシブ画像生成回路5の内部の構成例を示す。第2のプログレッシブ画像生成回路5では、入力501には図1のインタレース映像入力が入力され、入力502には第1の1フィールド遅延回路1の出力 a が入力され、入力503には第2の1フィールド遅延回路2の出力が入力される。

また第1のプログレッシブ画像生成回路4では、入力401には図1の第1の1フィールド遅延回路1の出力aが入力され、入力402には第2の1フィールド遅延回路2の出力bが入力され、入力403には第3の1フィールド遅延回路3の出力cが入力される。

404、405、406、407、408、504、505、506、507、508は1クロックの遅延回路であり、409、410、411、412、413、414、509、510、511、512、513、514は乗算回路であり、これらの乗算回路409、乗算回路411、乗算回路412、乗算回路414、または乗算回路509、乗算回路511、乗算回路512、乗算回路514ではそれぞれ1/8の乗算が行われ、乗算回路410、乗算回路413、また乗

また、415は加算回路であり、乗算回路409から乗算回路414の出力が加

算される。同様に515も加算回路であり、乗算回路509から乗算回路514 の出力が加算される。

このような構成により、第1のプログレッシブ画像生成回路4では、入力401 に入力された第1の1フィールド遅延回路1の出力信号aと、入力403に入力された第3の1フィールド遅延回路3の出力信号cとがそれぞれ水平方向にフィルタリングされた後に平均化されて、加算器415に出力される。

416は切り換え回路であり、タイミング発生回路(図示せず)からの信号417に基づいて、第2の1フィールド遅延回路2の出力信号bが現ラインの信号であれば1クロック遅延回路406の出力信号bを出力し、また第2の1フィールド遅延回路2の出力信号bが補間ラインの信号であれば加算回路415の出力信号を出力する。

また同様に第2のプログレッシブ画像生成回路5では、入力501に入力されたインタレース映像信号と入力503に入力された第2の1フィールド遅延回路2の出力信号bとがそれぞれ水平方向にフィルタリングされた後に平均化されて、加算器515に出力される。

516は切り換え回路であり、タイミング発生回路(図示せず)からの信号 517に基づいて、第1の1フィールド遅延回路1の出力信号 a が現ラインの信号であれば1クロック遅延回路506の出力信号を出力し、また第1の1フィールド遅延回路1の出力信号 a が補間ラインの信号であれば加算回路515の出力信号を出力する。

ここで、入力されたインタレース映像信号、第1の1フィールド遅延回路1の出力信号 a、第2の1フィールド遅延回路2の出力信号 b、第3の1フィールド遅延回路3の出力信号 c が連続する4つのインタレース信号に相当し、第1のプログレッシブ画像生成回路4が第1のプログレッシブ画像生成手段、第2のプログレッシブ画像生成回路5が第2のプログレッシブ画像生成手段にそれぞれ相当する。

また、第1のプログレッシブ画像生成回路4、第2のプログレッシブ画像生成回路5の内部で行われている、入力401、入力403または入力501、入力503の入力に対するフィルタ処理(フィルタリング)および加算処理が、補間ラ

インに対する第1のインタレース画像フィールドおよび第3のインタレース画像フィールドの対応する画素とその周辺の画素の演算、または、第2のインタレース画像フィールドおよび第4のインタレース画像フィールドの対応する画素とその周辺の画素の演算に相当し、特にこの場合、平均値を算出している。平均値においては複雑な演算を簡略化することができ回路の規模を削減することができるが、これに限らなくてもよい。例えば、フィールド間の重みの大小を考慮して、各フィールドの寄与する大きさを変えて補間処理を行うことも可能である。

(表6(a))、(表6(b))は、このような動作によって、第1のプログレッシブ画像生成回路4と第2のプログレッシブ画像生成回路5の出力をそれぞれ表にしたものである。

[0034]



プログレッシブ画像生成回路の出力

(a) プログレッシブ画像生成回路4の出力例

	f3	f4	f5	f6	f7	f8	f9
L	218	128	37	37	37	128	218
L+1		255	191	128	64	0	64
L+2	37	128	218	218	218	128	37
L+3		0	64	128	191	255	191
L+4	218	128	37	37	37	128	218
L+5	-	255	191	128	64	0	64
L+6	37	128	218	218	218	128	37
L+7		0	64	128	191	255	191

(b) プログレッシブ画像生成回路5の出力例

	f3	f4	f5	f6	f7	f8	f9
L	128	37	37	37	128	218	218
L+1	255	191	128	64	0	64	128
L+2	128	218	218	218	128	37	37
L+3	0	64	128	191	255	191	128
L+4	128	37	37	37	128	218	218
L+5	255	191	128	64	0	64	128
L+6	128	218	218	218	128	37	37
L+7	0	64	128	191	255	191	191

[0035]

(表6(a))、(表6(b))において、ハッチングの部分が補間ラインとして演算によって求められた部分である。また、この演算の例については、水平方向に同じ値の信号が続いているとして、水平方向の影響はないものとしている。もちろん実際の装置については水平方向のフィルタ演算を行うことによってノイズ等の影響を低減できる。

(表6(a))のf4フィールドのLラインの値は、以下のようにして算出され る。例えばインターレース映像入力にf4フィールドが入力された場合を説明す る。 (表5 (b)) からf4フィールドのLラインは伝送されていないので、補 間処理を行う必要がある。インターレース映像入力にf4フィールドが入力され たときには、第3の1フィールド遅延回路3からはf1フィールドの信号が出力 され、第2の1フィールド遅延回路2からはf2フィールドの信号が出力され、 第1の1フィールド遅延回路1からはf3フィールドの信号が出力されている。 このとき、第1のプログレッシブ画像生成回路4の補間ラインは、第3の1フィ ールド遅延回路3から出力される f 1フィールドと第1の1フィールド遅延回路 1のf3フィールドのそれぞれの現ライン、すなわちLラインの値から演算され る。この場合は平均値(または平均値に近い値)が演算される。従って、(表5 (a)) よりf1フィールドのLラインの値「218」とf3フィールドのLラ インの値「37」であるから、「(218+37)/2=127.5」として平 均値が求められ、その近傍の整数値のして四捨五入によりf4フィールドのLラ インは「128」となる。同様にして、それぞれの補間ラインの信号が求められ る。尚、(表6(a))において「-」と記された欄は(表5(b))だけでは 補間処理ができないのでその値の表示を省略している。

また、(表6(b))のf3フィールドのLラインの値は、以下のようにして算出される。インターレース映像入力にf3フィールドが入力されたときには、第2の1フィールド遅延回路2からはf1フィールドが出力され、第1の1フィールド遅延回路1からはf2フィールドが出力されている。

このとき、第2のプログレッシブ画像生成回路5の補間ラインは、第2の1フィールド遅延回路2の出力のf1フィールドとインターレース映像入力の信号であ

る f 3 フィールドのそれぞれの現ラインの値から演算される。この場合は平均値 (または平均値に近い値) が演算される。従って(表 5 (a)) より f 1 フィールドのLラインの値「2 1 8」と f 3 フィールドのLラインの値「3 7」であるから、「(2 1 8 + 3 7) /2 = 12 7. 5」としてとして平均値が求められ、その近傍の整数値のして四捨五入により f 4 フィールドのLラインは「1 2 8」となる。同様にして、それぞれの補間ラインの信号が求められる。

次に、比較回路6の動作について詳しく説明する。図3に比較回路6の内部の構成例を示す。

比較回路6の入力601には第2のプログレッシブ画像生成回路5の出力が入力され、入力602には第1のプログレッシブ画像生成回路4の出力が入力される。また603、604、605は1ライン遅延回路である。

入力601に入力された第2のプログレッシブ画像生成回路5からの信号は1ライン遅延回路603に入力され、入力602に入力された第1のプログレッシブ画像生成回路4からの信号は1ライン遅延回路604に入力され、この1ライン遅延回路604の出力は1ライン遅延回路605に入力される。

606、607、608は乗算回路であり、乗算回路606は1ライン遅延回路605の出力を1/2倍して出力し、乗算回路607は1ライン遅延回路604の出力を1/2倍して出力し、乗算回路608は入力602の入力信号を1/2倍して出力する。

609、610は加算回路であり、加算回路609は乗算回路606、乗算回路607の出力を加算し、加算回路610は乗算回路607、乗算回路608の出力を加算する。

611、612、613は減算回路であり、減算回路611は1ライン遅延回路603の出力と加算回路609の出力を減算した値を求め、その値の絶対値を出力する。減算回路612は1ライン遅延回路603の出力と1ライン遅延回路604の出力を減算した値を求め、その値の絶対値を出力する。減算回路613は1ライン遅延回路603の出力と加算回路610の出力を減算した値を求め、その値の絶対値を出力する。

614は最小値選択回路であり、減算回路611、減算回路612、減算回路6

13の出力の最小値を選択する。最小値選択回路614の出力は、比較回路6の出力として出力615から出力される。

この比較の動作は、入力601に第2のプログレッシブ画像生成回路5からの補間ラインが入力されたときに、入力602に入力された第1のプログレッシブ画像生成回路4の対応する画素との間で行われる。すなわち、この動作は、第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号の対応する画素間、および、対応する画素とその周辺の画素の値を画素ごとに比較し、その比較結果を動き量情報Mとして出力することに相当している。

この比較演算の結果を(表 7 (a))に示す。なお(表 7)において、縦のラインの欄のおよび横のフィールドの欄は第 1 の 1 フィールド遅延回路 1 から出力される信号 a のタイミングである。

[0036]

【表7】

比較演算の結果

(a)減算回路611,612,613 の出力

	f3	f4	f5	f6	f7	f8	f9
L	-						
L+1		64 64		19 64 109		64 0	
L+2	-		13 0 77		: 13 : : 90 : : 77 :		: 19 :64 : 109
L+3		64 64	·	: 19 ::64 :109		64 64	
L+4	-		: 13 : 0 : 77		: 13 : 90 : 77		19 64 109
L+5		64 0		19: 64: 109:		0 64 0	
L+6	-		: [3 : D : 77		13 90 77		: 19 : 64 : 109
L+7				-			

(b) 比較回路の出力M/出力α

	f3	f4	f5	f6	f7	f8	f9
L	-		_		l		_
L+1		(0.0)		(0.2)		0 0 0	
L+2	-		(0.0) 0		13 (0.2)		1 9 (0.2)
L+3		(0.0)) g (0.2)		(0.0)	
L+4			(0.0)		13 (0.2)) g (0.2)
L+5		(0.0)		19: (0.2)		(0.0)	
L+6	-		(0.0)		13 (0.2)		1g (0.2)
L+7		-		-		-	

[0037]

例えば、f4フィールドのL+2ラインが比較回路6に入力される時の演算は下記のようになる。この場合の減算回路611には、第2のプログレッシブ画像生成回路5のf4フィールドのL+1ラインの画素の値である「191」が入力される。また第1のプログレッシブ画像生成回路4のf4フィールドのLラインの画素の値である「128」とL+1ラインの値である「255」の平均値「191」が乗算回路607、乗算回路60および加算回路610から求められ、その近傍の整数値「191」が減算回路611に入力されており、第2のプログレッシブ画像生成回路5のf4フィールドのL+1ラインの画素の値である「191」との減算結果として「0」が出力される。

また、減算回路 6 1 2 には、第 2 のプログレッシブ画像生成回路 5 の f 4 フィールドの L + 1 ラインの画素の値である「1 9 1 」が入力される。また第 1 のプログレッシブ画像生成回路 4 の f 4 フィールドの L + 1 ラインの画素の値である「2 5 5 」が減算回路 6 1 2 にも入力されており、第 2 のプログレッシブ画像生成回路 5 の f 4 フィールドの L + 1 ラインの画素の値である「1 9 1 」との減算結果として「6 4 」が出力される。

また、減算回路 6 1 3 には、第 2 のプログレッシブ画像生成回路 5 の f 4 フィールドの L + 1 ラインの画素の値である「1 9 1」と、第 1 のプログレッシブ画像生成回路 4 の f 4 フィールドの L + 1 ラインの画素の値である「2 5 5」と L + 2 の値である「1 2 1」との平均値「1 9 1」が入力されており、減算結果として「0」が出力される。

この3つの演算結果を(表7(a))のf4フィールドのL+1ラインの欄に「0」、「64」、「0」として記載している。同様にして(表7(a))のハッチングのある補間ラインの欄には、減算回路611、減算回路612、減算回路613からの演算結果の値を表示している。

(表7(b))はこの減算回路611、減算回路612、減算回路613からの出力の最小値を取った結果を示している。例えば、f4フィールドのL+2ラインでは、減算回路611、減算回路612、減算回路613からの出力である「0」、「64」、「0」のなかの最小値である「0」が選択されて表示されてい

る。

このように比較回路6の動作として上述したような演算の例を示したが、比較回路6の演算は上記に限定されるものではなく、例えばさらに周辺のラインの値を. 加味して演算しても良い。その場合さらに周辺の画素との演算が可能となるので、より精度の高い比較が可能となり、またノイズ等にも強い構成とすることができる。

また、本実施の形態例においては、第2のプログレッシブ画像フィールド信号の 補間ラインの画素について、第1のプログレッシブ画像フィールド信号の現ライ ンの対応する画素の信号の値、および、現ラインの画素の上下の補間ラインの画 素の値との差を演算することによって動き量情報Mを求めているが、これとは反 対に、第1のプログレッシブ画像フィールド信号の補間ラインの画素について、 第2のプログレッシブ画像フィールド信号の現ラインの対応する画素の信号の値 、および、現ラインの画素の上下の補間ラインの画素の値との差を演算すること によって動き量情報Mを求めてもよく、また、この両者を組み合わせる構成とし ても良い。

次に、フレーム補間回路 7 とフィールド補間回路 8 の動作について詳しく説明する。フレーム補間回路 7 には、フレーム補間回路 7 の内部の構成例を図4 に、フィールド補間回路 8 の構成例を図5 にそれぞれ示す。

図4において、703、704は1/2乗算回路であり、705は加算回路である。フレーム補間回路7の入力701には、図1のインタレース映像入力信号が入力され、入力702には第2の1フィールド遅延回路2の出力であるインタレース映像信号bが入力される。

フレーム補間回路 7 に入力されたインタレース映像信号はそれぞれ乗算回路 7 0 3、乗算回路 7 0 4 でそれぞれ 1 / 2 に乗算された後に、加算回路 7 0 5 で加算され、フレーム補間回路 7 の出力として出力 7 0 6 より出力される。また、この演算は図示していないタイミング発生回路からの信号によりタイミング制御され、注目するフィールドの補間ラインの演算を行うように動作する。

図5のフィールド補間回路8においては、802は1ライン遅延回路、803、804は1/2乗算回路、805は加算回路である。

フィールド補間回路8の入力801には、図1の第1の1フィールド遅延回路1の出力のインタレース映像信号aが入力される。入力されたインタレース映像信号aは1ライン遅延回路802で遅延される。

1ライン遅延回路802で遅延されたインタレース映像信号と入力801から入力されたインタレース映像信号aは、それぞれ1/2乗算器803、1/2乗算器804で1/2に乗算された後に加算回路805で加算され、出力806からフィールド補間回路8の出力として出力される。

また、フレーム補間回路7と同様に、この演算では図示していないタイミング発 生回路からの信号でタイミング制御がされ、注目するフィールドの補間ラインの 演算を行うように動作する。

フレーム補間回路7とフィールド補間回路8の出力の一例を、それぞれ下記に示す。

[0038]

【表8】

補間回路の出力

· (a)フレーム補間回路7の出力

	f3	f4	f5	f6	f7	f8	f9
L	128		37		128		218
L+1		191		64		64	
L+2	128		218		128		37
L+3		64		191		191	
L+4	128		37		128		218
L+5		191		64		64	
L+6	128	·	218		128		37
L+7		64		191		191	

(b) フィールド補間回路8の出力

	f3	f4	f5	f6	f7	f8	f9
L							
L+1		128		128		128	
L+2	128		128		128		128
L+3		128		128		128	
L+4	128		128		128		128
L+5		128		128		128	
L+6	128		128		128		128
L+7							

[0039]

(表8の(a))はフレーム補間回路7の出力を示す演算結果を示し、(表8(b))はフィールド補間回路8の出力を示す演算結果を示している。この表においてハッチングがある部分が、注目フィールドの補間ラインの信号であり、この値が演算される。なお、(表8)においては、第1の1フィールド遅延回路の出力のタイミングにおける補間処理の値を表示している。

例えば、(表8(a))においてf3フィールドのLラインの欄の値は以下の通りとなる。つまり第1の1フィールド遅延回路1からの出力aがf3フィールドのLラインの場合の値を下記の通りに求めれる。

この場合、フレーム補間回路7の入力701にはインターレース映像信号である f3フィールドのLラインの値「37」(表5 (b) 参照)が入力されている。 またフレーム補間回路7の入力702には図1の第2の1フィールド遅延回路2の出力 b、この場合 f1フィールドの1ラインの値である「218」が入力される。これらの値を乗算回路703、乗算回路704のそれぞれで1/2にし、加算回路705においてそれぞれを加算した値「127.5」の近傍の整数値である「128」が求められる。

同様にして、その他のハッチングされた部分の値も同様に演算される。

次にフィールド補間回路8の出力については(表8(b))で一例を示す。この表においても、第1の1フィールド遅延回路の出力のタイミングにおける補間処理の値を示している。例えば第1の1フィールド遅延回路1からの出力 a が f 3フィールドの L + 1 ラインにおける補間処理した値について以下に説明する。

f 3フィールドのL + 1 ラインが第1の1フィールド遅延回路1からの出力 a である時には、フィールド補間回路8には第1の1フィールド遅延回路1の出力であるf 2フィールドのL + 3 ラインが入力される。このとき1ライン遅延回路802からは1ライン以上前の値、すなわちf 2フィールドのL + 1 ラインの値である「255」が出力されて乗算回路803で1/2が出力される。また乗算回路804ではf 2フィールドのL + 3 ラインの値である「0」が1/2にして出力されている。

これらの乗算回路803と乗算回路804の出力を加算回路805で加算し、そ

の値「127.5」の近傍値である「128」がフィールド補間された値として 求められる。同様にして、その他のハッチングされた部分の数値が演算される。 次に出力回路9の動作について詳しく説明する。図6に出力回路9の内部の構成 例を示す。図6において、907はα倍の乗算回路であり、906は(1-α) 倍の乗算回路である。ここでαは0以上で1以下の数値である。

908は加算回路、909は切り換え回路、905は比較回路6から出力される動き量情報Mを入力903から入力し、その情報に応じて出力回路9から出力する静止画と動画の割合を演算する割合演算回路である。

出力回路9の入力901にはフレーム補間回路7の出力が入力され、入力902にはフィールド補間回路8の出力が入力される。また、入力904には第1の1フィールド遅延回路1の出力が入力され、入力903には比較回路6の比較結果出力、すなわち(表7の(b))に表される動き量情報Mに応じた値が入力される。

割合演算回路 905 は入力 903 から入力された動き量情報Mにより、フィールド補間回路 70 出力信号とフィールド補間回路 80 出力信号との割合を決める係数である α の値を特定する。例えば、比較回路 6 から出力される動き量情報Mについて、 $0 \le M < 10$ のときは「 $\alpha = 0$ 」とし、 $10 \le M < 20$ のときは「 $\alpha = 0$. 2」とし、 $20 \le M < 30$ のときは「 $\alpha = 0$. 5」とし、 $30 \le M$ のときは「 $\alpha = 1$ 」とするように決める。このように、動き量情報Mが少ないほど係数 α の値が小さくなるように制御する。

乗算回路 9 0 6、乗算回路 9 0 7 では、入力 9 0 1、入力 9 0 2 からそれぞれ入力されたフレーム補間回路 7 からの信号、フィールド補間回路 8 からの信号をそれぞれ乗算し、加算回路 9 0 8 で加算される。

このようにすれば、動き量情報Mが小さいほどフレーム補間回路7の出力の割合が高くなるように制御することができる。

切り換え回路909は、入力904に入力された第1の1フィールド遅延回路1 の出力信号と加算回路908の出力を切り換える。この切り換えは図示していな いタイミング発生回路によって、注目するフィールドの信号が現ラインであれば 、1フィールド遅延回路1の出力信号を出力し、補間ラインであれば、加算回路

908の出力を出力するように切り換えられる。

切り換え回路9の入力903には、(表7(b))に示されている比較回路6の 出力である動き量情報Mが入力される。例えば、f4フィールド、f5フィール ド、f8フィールドの出力である動き量情報Mは「0」であるので、割合演算回 路905の出力αは「0」が出力される。

f 6フィールド、f 7フィールド、f 9フィールドの出力である動き量情報Mは「19」または「13」であるので、割合演算回路 9 0 5 の出力 α は「0. 2」が出力される。この α の値を(表 7 (b))の(カッコ内)に示している。このように α の値によって演算動作を行った結果の出力 9 1 0 の信号を(表 9)に示す。

[0040]

【表 9 】,

出力回路の値、および、出力回路の値と原信号との差

(a) 出力回路9の出力

	f3	f4	f5	f6	f7	f8	f9
L		37		37		218	
L+1	255	191	128	77	0	64	128
L+2	128	218	218	218	128	37	37
L+3	0	64	128	179	255	191	128
L+4	128	37	37	37	128	218	218
L+5	255	191	128	77	0	64	128
L+6	128	218	218	218	128	37	37
L+7	0		128		255		191

(b) 出力回路9の出力と インタレース前の信号との差

	f3	f4	f5	f6	f7	f8	f9
L							
L+1		26		39		26	
L+2	0		37		0		37
L+3		26		39		26	
L+4	Ö		37		0		37
L+5		26		39		26	
L+6	0		37		0		37
L+7							

[0041]

(表9(b))に、(表9(a))に示される出力回路9の出力値と、インタレースされる前の原信号の差の絶対値を示したものをに示す。(表9(b))では、この回路での遅延分である1フィールドの時間差を加味して、以下のように差を計算している。例えば、インタレースされる前の原信号のではf5フィールドのL+3ラインの値である「218」はインタレースのサンプルで伝送されないライン画素であるが、回路での遅延である1フィールドを加味して、出力回路9からは、f6フィールドのL+3ラインの値として「179」という値で出力されている。このf5フィールドのL+3ラインの値である「218」と出力されているf6フィールドのL+3ラインの値の「179」の差の絶対値として「39」が計算される。このようにして、補間ラインでのインタレースされる前の値と出力回路9から出力された値の差が、(表9(b))のように計算される。

[0042]

(表9 (b))に示されるように、本発明の第1の実施の形態例の画像変換装置によれば、補間ラインでの現信号との明るさの差を、値として「40」以下に抑えることができる。この値は、(表4 (b))に示される従来例の補間ラインでの現信号との差である「90」に比べて、大幅に少なくすることが実現できている。

[0043]

つまり本発明によれば、画像がゆっくりとライン方向に動いたときに動画処理 となりやすく、画質が劣化しやすいという従来例での課題を大幅に軽減すること が可能となっている。

このように本発明の第1の実施の形態例による画像変換装置によれば、基になるフィールドが異なるの第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号とを比較し、その比較結果を動き量情報Mとして出力することが出来るので、正確な動き検出を行うことができ、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を提供することが出来る。

また、第1の実施の形態では、連続する4つのインタレース映像信号のうち第1から第3の3つのインタレース映像フィールド信号から第1のプログレッシブ画像フィールド信号を生成し、第2から第4までの3つのインタレース画像フィールド信号から第2のプログレッシブ画像フィールド信号を生成し、この第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号とを比較している。

なお、第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号の生成は、連続する4つのインタレース映像信号のフィールド信号で作成することに限定されず、例えば連続する3つのインタレース映像信号のフィールド信号のうちの第1のインタレース映像信号のフィールド信号と第2のインタレース映像信号のフィールド信号で第1のプログレッシブ画像フィールドを作成し、第2と第3のインタレース画像フィールドで第2のプログレッシブ画像フィールドを作成してもよい。このようにすれば、フィールドメモリーに蓄えるデータ量を削減することができ低コストで高性能の画像変換装置を提供することができる。

また、(第1の実施例の形態)例では、第1のプログレッシブ画像フィールド信号の現ラインとして、第2のインタレース映像のフィールド信号を用い、補間ラインとして第1のインタレース映像のフィールド信号と第3のインタレース映像のフィールド信号との演算値を用い、第2のプログレッシブ画像フィールド信号の現ラインとして、第3のインタレース映像のフィールド信号を用い、補間ライ

. ンとして第1のインタレース映像のフィールド信号と第4のインタレース映像のフィールド信号の演算値を用いている。

これによって、多少の動きがあったとしても、補間ラインには、第1と第3のインタレース画像フィールド信号の演算により、また、第2と第4のインタレース画像フィールド信号の演算により、相対的な動き量がキャンセルしあうように働くため、映像に動きがあったとしても、「静止」、「動き」の判定を正確に行うことができ、高精度に画質を改善でき、より高画質なプログレッシブ映像を提供することが出来る。

さらに補間ラインの信号を演算する上で、対応するインタレース画像フィールドの対応する画素とその周辺の画素を演算に含めている。これによりノイズに強く、より精度の高い第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号を生成することができ、より高精度の動き検出を行うことが出来る。

さらに補間ラインの信号を演算する上で、対応するインタレース映像フィールド の対応する画素の平均値を演算している。これによって回路規模を簡略化するこ とが可能となり低コストに回路を実現できる。

また、比較回路の比較に当たっては、比較手段は、第1のプログレッシブ画像生成手段が生成した第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像生成手段が生成した第2のプログレッシブ画像フィールド信号の対応する画素間、および、対応する画素とその周辺の画素の値を画素ごとに比較し、その比較結果を動き量として出力するものである。

この場合、比較手段の比較が対応する画素だけにとどまらず、周辺の画素をも含むので、動き検出をより高精度で行うことが出来るものである。

[0044]

一般には、インタレース映像信号をインタレース画像フィールド信号と呼び、 プログレッシブ映像信号を、特に、プログレッシブ画像フレーム信号と呼ぶこと がある。

[0045]

本発明の実施の形態の説明においては、最終的な出力に至る前の中間的なプロ

グレッシブ画像信号をテレビ映像のフィールド単位の処理信号であることから、 プログレッシブ画像フィールド信号と記している。この名称について、特にフィールド信号という呼び方をしているが、フィールド信号が合成されたフレーム信号と呼び変えても意味的には同じである。つまり、本発明においては、プログレッシブ画像フィールド信号をプログレッシブ画像フレーム信号と呼び変えても同じ意味を指すものであり、本発明は、プログレッシブ画像フィールド信号という表記に限定されない。すなわち、プログレッシブ画像フィールド信号は、インタレース画像フィールド信号から生成されたプログレッシブ画像信号を示すものである。

[0046]

(実施の形態2)

次に第2の実施の形態による画像変換装置について説明する。図7に第2の実施の形態の本発明の画像変換装置のブロック図を示す。本実施の形態ではの画像変換装置は、画像形成回路が形成したプログレッシブ画像のライン間に新たに複数の仮想の画素を形成して、1ライン/フィールド以下で画像がゆっくりした動いた時に、実施の形態1の画像変換装置に比較して、より精密に動き情報を検出でき、最適な静止処理と動画処理の制御を実現できるものである。

図7に示す画像変換装置は、第1の1フィールド遅延回路1、第2の1フィールド遅延回路2、第3の1フィールド遅延回路3、第1のプログレッシブ画像生成回路4、第2のプログレッシブ画像生成回路5、比較回路6a、フレーム補間回路7、フィールド補間回路8、出力回路9a、第1の画像形成装置10、第2の画像形成装置11とを備える。また、図示していないが、入力された映像信号の同期信号またはそれに対応する信号を受けて各ブロックに必要なタイミング信号を発生するタイミング発生回路をも備えている。

図7に示す画像変換装置と(実施の形態1)で説明した図1に示す画像変換装置とで異なる点は、本実施の形態の画像変換装置には、第1の画像形成回路10と第2の画像変換装置11が付加された点と、比較回路6が比較回路6aに変更された点と、出力回路9が出力回路9aに変更した点であり、その他の点は図1に示す画像変換装置と同様であるので、同一部分には同一符号を付し、異なる部分

についてのみ以下に説明する。

第1の画像形成回路10は、第1のプログレッシブ画像生成回路4の出力するプログレッシブ画像の画素間に新たに画素を形成する。また、第2の画像形成回路11は、第2のプログレッシブ画像生成回路5の出力するプログレッシブ画像の画素間に新たに画素を形成する。

次に比較回路 6 a は、画素形成回路 1 0 が出力する新たに形成されたプログレッシブ画像フィールド信号と画素形成回路 1 1 が出力する新たに形成されたプログレッシブ画像フィールド信号とをそれぞれ対応する画素間で、また対応する画素をとその周辺の画素の値を比較して、その比較結果を動き量情報M a として出力する。

以下に第1の画像形成回路10および第2の画像形成回路11の動作を詳しく説明する。図8は画像形成回路の構成例を示す図であり、第1の画像形成回路10 は図8(a)、第2の画像形成回路11は図8(b)に示す。

第2の画像形成回路11の入力1101には第2のプログレッシブ画像生成回路5の出力信号が入力され、第1の画像形成回路10の入力1001にはプログ第1のレッシブ画像生成回路4の出力信号が入力される。

1002、1003、1102、1103は1ライン遅延回路、1004から1015および1104から1115は乗算回路であり、それぞれの乗算係数は、1004、1009、1010、1015、1104、1109、1110、115が3/4に設定されており、また1006、1007、1012、1013、1106、1107、1112、1113が2/4に設定されており、1005、1008、1011、1014が1/4に設定されている。また、1016、1017、1018、1019、1020、1021、1116、1117、1118、1119、1120、1121は加算回路である。

図8(a)を用いて第1の画像形成回路10についてその動作を説明する。

入力1001から入力した第1のプログレッシブ画像生成回路から出力された映像信号は、1ライン遅延回路1002に入力され、さらに1ライン遅延回路1002に入力され、それぞれで1ライン分遅延される。

乗算回路1015、乗算回路1013、乗算回路1011には入力1001から入力された信号が入力され、乗算回路1014、乗算回路1012、乗算回路1010、乗算回路1009、乗算回路1007、乗算回路1005には、1ライン遅延回路1002の出力信号が入力され、乗算回路1008、乗算回路1006、乗算回路1004には1ライン遅延回路1003の出力信号が入力される。次に、加算回路1016には乗算回路1004と乗算回路1005の出力が加算され、加算回路1017には乗算回路1006と乗算回路1007の出力が加算され、加算回路1018には乗算回路1008と乗算回路1009の出力が加算され、加算回路1019には乗算回路1010と乗算回路1011の出力が加算され、加算回路1019には乗算回路1010と乗算回路1011の出力が加算され、加算回路1021には乗算回路1012と乗算回路1013の出力が加算され、加算回路1021には乗算回路1014と乗算回路1013の出力が加算され、加算回路1021には乗算回路1014と乗算回路1015の出力が加算され、加算回路1021には乗算回路1014と乗算回路1015の出力が加算され、加算回路1021には乗算回路1014と乗算回路1015の出力が加算され。

これらの加算回路 1 0 1 6 から加算回路 1 0 1 8 までの出力が、それぞれ、出力 1 0 2 2 から出力 1 0 2 4 に出力される。また加算回路 1 0 1 9 から加算回路 1 0 2 1 までの出力が、それぞれ、出力 1 0 2 6 から出力 1 0 2 8 に出力される。

[0047]

1ライン遅延回路1002の出力は出力1025に出力される。そしてこれらの出力1022から1出力1028を出力1029として、出力される。

第1の画像形成回路10では、このような動作は、図示していないタイミング発生回路の信号を受けて、第1のプログレッシブ画像生成回路4の出力画像の補間ラインが、1ライン遅延回路1002から出力されるタイミングで演算される。このとき、出力1022には、注目すべき補間ラインの画素の値の1/4と、補間ラインの上の現ラインの画素の値の3/4が加算され出力されている。これは、注目すべき補間ラインの画素から補間ラインの上の現ラインの画素への1ラインの3/4の距離にある場所の画素を形成したことになる。

同様に、出力1023には補間ラインの上の現ラインの画素の値の2/4が加算され出力されている。これは、注目すべき補間ラインの画素から補間ラインの上の現ラインの画素への1ラインの2/4の距離にある場所の画素を形成したことになる。

また、出力1024には補間ラインの上の現ラインの画素の値の1/4が加算され出力されている。これは、注目すべき補間ラインの画素から補間ラインの上の現ラインの画素への1ラインの1/4の距離にある場所の画素を形成したことになる。

また、出力1026には補間ラインの下の現ラインの画素の値の1/4が加算され出力されている。これは、注目すべき補間ラインの画素から補間ラインの下の現ラインの画素への1ラインの1/4の距離にある場所の画素を形成したことになる。

また、出力1027には補間ラインの下の現ラインの画素の値の2/4が加算され出力されている。これは、注目すべき補間ラインの画素から補間ラインの下の 現ラインの画素への1ラインの2/4の距離にある場所の画素を形成したことになる。

また、出力1028には補間ラインの下の現ラインの画素の値の3/4が加算され出力されている。これは、注目すべき補間ラインの画素から補間ラインの下の現ラインの画素への1ラインの3/4の距離にある場所の画素を形成したことになる。

このような演算を行った結果である第1の画像形成回路10の出力を、(表10)に示す。

[0048]

【表10】

画像形成回路の出力

(a) 画像形成回路10 の出力例

	f3.	f 4	45	f6	f7	f8	f9
		128	<u>f5</u> 37	<u>डिउं</u> ने ब		128	
1 +0 25				60		96	179
L+0.25 L+0.50		191				64	141
L+0.75		333	1 4 7	105		32	102
(41	<i>,,,,,,,</i> ,	255	144	128	64		64
L+1.25		223	198	: 150:		32	57
1.+1.50		191	204	173	141	64	51
1 1 7 7 F	::::::::::::::::::::::::::::::::::::::	150	211	195		96	44
1 + 2	37	128	218	22 T A 2	218	128	37
L+2.25		de	179	195	211	159	76
L+2.50		64	141	173	204	191	114
L+2.75			102	150	198	223	153
L+3		0	64.	128	1.91	255	E1913
L+3.25		32	57	105	153	223	198
L+3.50		64	51	82	1.1.4	1191	204
L+3.75		96	44	60	76	159	211
1+4	218	128	37	12312	37	1.28	218
L+4.25		159	76	60	44	96	1.79
L+4.50		191	1114	82	51	64	141
L+4.75		223	153	105	57	32	102
L+5		255	EL91	128	64.2	0	64.2
L+5.25		223	1:198	1150			57.
L+5.50		191	204	1.1.7.3	1141	64	51
L+5.75		159	211	1,195	11.79	96	4.44
L+6	37	128	218	£218	1214	1120	1.27
L+6.25		96	1179	1:195	1211	<u> </u>	76
L+6.50		64		173	1204 1204	191	HTA
L+6.75		32.		1.50	₽ĬÄä	لنككنا	153
<u> L+7</u>		<u>10</u>	64	<u>a 128</u>	[191	255	E191

(b) 画像形成回路11 の出力例

	f3	f4	f5	f6	f7	f8	f9
	128	37	237 2	37	11283	218	218
L+0.25	159		: 60 :	44		179	195
L+0.50	191	114	82	51 57	64	141	1.73
L+0.75	223	153	105	57	32	102	150
L+1	255	191	128	642		64.2	128
L+1.25	223	198	150		32	57.	ויבטבון
L+1.50	191	204	173		64.	ناجا	
L+1.75	159	211	195				60
L+2	1.28	218	218	218	1.28	37	8774
L+2.25	96	179	195	1211	i i žā:	76	- AM
L+2.50	64	141	173	204	I Jal	114	106
L+2.75	32		150	198	222	133	193
L+3_	<u> </u>	<u> 64</u> 4	128		255	1 3 1	128
L+3.25		57	1.05	153	223	1770	138
L+3.50	64		82	1114	1157	1 <u> </u>	- 무슨
L+3.75		44		76	113 <u>8</u>	1516	25721
L+4_	1128	37	2372		96	15-18	195
1.+4.25	159	76				141	177
L+4.5U	1121	114				1772	
L+4./5	1222	1155	128	57 64	1.36.	64	128
L+5	1255	191		102	32		ៅកិន្និ៍
1+5.25	1553	<u> FYSB</u>	1150		64	51	82
1-+5-5h	FFF	214	14.5	179	1 8E	44	60
L+3./3	1133	218	원사구점	1218	という古	1 37	6372
L+6	1460	1 518	1218 195		159	1. 76 :	* 60°
L+6.25	무근	11/7	1173	307	191	114	82
L+6.50 L+6.75	32	1102	156	198		1153	105
L+6.75	1 26	64			1255	1197	1128
<u> </u>	<u> </u>	7,040	7 60	<u>التوشيق</u>	<u>, , , , , , , , , , , , , , , , , , , </u>	- 10 a 10	

[0049]

(表10(a))の画像形成回路10の出力例は、例えばf4フィールドのL+2ラインとL+1ラインの間のL+1.25ラインの画素を、L+1ラインの画素の値である「255」を3/4倍した値「191.25」と、L+2ラインの画素の値である「128」を1/4倍した値「32」を加算して、その合計値「223.25」の近傍値として「223」が求められ出力される。

(表10(b))の第2の画像形成回路11の出力例では、例えば、f5フィールドのL+4ラインとL+5ラインの間のL+4. 25ラインの画素を、L+4 ラインの画素の値である「37」を3/4倍した値「27. 75」と、L+5ラインの画素の値である「128」を1/4倍した値「32」を加算して「59. 75」の近傍値として「60」が求められ出力される。このようにして、他の部分の値も算出され出力される。

画像形成回路10、11では、上記のような演算が行われ、新たに画素が形成されたプログレッシブ画像フィールド信号が出力される。

次に、比較回路6aの動作について詳しく説明する。比較回路6aの内部構成を図9に示す。比較回路6aにおいて、6003、6004はバッファ回路であり、6005は動き演算回路であり、6006は最小値回路である。

比較回路 6 a の入力 6 0 0 1 には第1の画素形成回路 1 0 からの信号が入力され、入力 6 0 0 2 には第2の画素形成回路 1 1 からの信号が入力される。入力 6 0 0 1 と入力 6 0 0 2 から入力された信号は、バッファ回路 6 0 0 3、バッファ回路 6 0 0 4 にそれぞれ入力され、必要な信号がこれらのバッファ回路に蓄えられる。これらのバッファ回路 6 0 0 3 とバッファ回路 6 0 0 4 から出力された出力信号は動き演算回路 6 0 0 5 に入力する。動き演算回路 6 0 0 5 では、バッファ回路 6 0 0 3 とバッファ回路 6 0 0 4 から出力された両者の出力信号において、対応する画素間、および対応する画素とその周辺の画素の値を比較し、その比較結果を動き量として出力する。

最小値回路6005は、動き演算回路6005から出力された信号を入力し、出力の最小値を選択して出力6007から出力する。

次に、動き演算回路6005の演算動作の内容を(表11 (a))を用いて説明

する。動き演算回路6005では、バッファ回路6003、バッファ回路600 4からそれぞれ新たに画素を形成されたプログレッシブ画像信号が入力される。 例えば、f4フィールドのL+3ラインの上下の7画素の演算は以下のように行 われている。

まず、f4フィールドのL+3ラインの値は、(表10(a))、(表10(b))に示される第1の画素形成回路10、第2の画素形成回路11のそれぞれの出力のf4フィールドのL+2. 25ラインからL+3. 75ラインのそれぞれの値の差の絶対値を加算することによって求められる。すなわち、f4フィールドのL+3ラインは、

[0050]

【数1】

$$((|96-179|) + |(64-141)| + |(32-102)| + |(0-64)| + |(32-57)| + |(64-51)| + |(96-44)|) /7 = 54.857$$

= 55

[0051]

として求められる。この値は、映像が全く静止している場合この値が最も小さくなる。

また、f47ィールドのL+3ラインの一つ上の値は、(表10(a))に示される第1の画素形成回路10の出力における、f47ィールドのL+2ラインから同フィールドのL+3. 50ラインの値と、表10(b)に示される第2の画素形成回路11の出力における、f47ィールドのL+2. 25ラインから同フィールドのL+3. 75ラインの値のそれぞれの差の絶対値を加算することによって求められる。すなわち、f47ィールドのL+3ラインの一つ上の値は、

[0052]

【数2】

$$(|(128-179)|+|(96-141)|+|(64-102)|+|(32-64)|+|(0-57)|+|(32-51)|+|(64-44)|)/7 = 37.429$$

= 38

[0053]

として求められる。この値は、映像が下ライン方向に 0. 25 画素/フィールド 動いている場合に最も小さくなる。

また同様に、f47ィールドのL+3ラインの二つ上の値は、(表10(a))に示される第1の画素形成回路10の出力のL+1. 75ラインからL+3. 25ラインの値と、(表10(b))に示される第2の画素形成回路11の出力のL+2. 25ラインからL+3. 75ラインの値のそれぞれの差の絶対値を加算することによって求められる。すなわち、f47ィールドのL+3ラインの一つ上の値は、

[0054]

【数3】

(|(159-179)|+|(128-141)|+|(96-102)|+|(64-64)|+|(32-57)|+|(0-51)|+|(32-44)|)/7 = 18.142= 18

[0055]

として求められる。この値は、映像が下ライン方向に 0.50 画素/フィールド 動いている場合に最も小さくなる。

同様にして、f47ィールドのL+3ラインの三つ上の値は22、二つ上の値は18、一つ上の値は38、静止の値は55、一つ下の値は71、二つ下の値は84、三つ下の値は98とそれぞれ計算される。ここで、それぞれ上記のf47イールドのL+3ラインの三つ上の欄から三つ下の欄は、それぞれ、動きの量が下方向に0.75 画素/フィールド、0.50 画素/フィールド、0.25 画素/フィールド、0.75 画素/フィールドの動きのときに最小化する。

すなわち、上記の演算では、動きの方向とその確からしさが演算によって求められる。

上記の例の場合、下側に 0. 50 画素/フィールドの動きのところが最小となっているので、動き量が 0. 50 画素/フィールドであり、その確からしさは、18であると判定できる。

また、ある閾値を設けて、上記7つの欄のうちの最小値が、閾値以下であれば、

動き量が小さいという判定もできる。例えば、閾値を20として、20以下の欄が二つ上の欄にあるので、下方向に0.5画素/フィールドの動きであると判定できる。

この様にすれば、動きの方向の情報を出力回路9に送ることができないが、出力 回路9へ出力する情報を少なくすることができて、回路を簡略化することが可能 である。

動き演算回路6005は、このような1ライン(間のライン)、または、0、7 5ライン、以下等の動きにより判定ができるように、動きの場所を示す表の場所 と動きの確からしさを示す値を出力する。

最小値回路6006は、注目する補間ラインの画素での動き演算回路6005の出力の最小値の値と、動きの場所とを選択して出力6007に出力する。例えば、 f 4フィールドのL+3ラインの補間ラインでは、下方向に0.5 画素/フィールドの動きを示す二つ上の欄の18が選択される。すなわち、下方向に0.5 画素/フィールドで、その確かさは「18」であるという値が出力される。上述したように値が小さいほどその方向の動きの確率が高いといえる。(表11(b))は、上記のような最小値と動き方向について、補間ラインでの画素ごとに値を示したものであり、この値が比較回路6aの出力信号として出力される。

[0056]

【表11】

動き演算回路の出力と比較回路の出力

(a) 動き演算回路6005の出力例

	f3	f4	f5_	f6.	f7	f8	f9
$\overline{}$							
L+1							
	8.88888		28		11.7		28
	888888		18	**********	115		18
	888888		1.7		38		1.7
L+2			6272		599	1	227 2
		22	52	26	7.3	22	52
		1.8	7.1	1.4	86	18	∴7.L
		38.	84	18	99	38	84
L+3	T	255 2		//36/		1 555/	1
		718	28	59	1.7	1.71	28
		84	1.18	75	15	84	18
		98.	1.7.	87	838 8	98	1.7
L+4		1	6272		59/	1	12272
		22	52	26	73	22	52
		18	7.1	14	86	1.8	7.1
		38	84	1.8	99	38	84
L+5	T	555/	1	36/	1	1 5552	1
		71		59		1.7.1.	
		84 98		75		84 98	
				8.7		98	
L+6				1		4	
				1			
						1	
L+7			1		1		<u> </u>

(b) 比較回路 6a の出力例

	f3	f4	f5	f6	f7	f8	f9
L +1							
					1.5		
			1.7				1.7
L+2				1			
		18					
L+3				2142	1	182	1
					15		
			1.7				1.7
L+4		3		4		1	111111
		.18		14		18	
L+5			1		1		<u> </u>
L+6		7				1	
L+7	7		7				a

[0057]

上記の比較回路 6 a の場合、ライン間に新たに画素が形成され、より解像度の高い第3のプログレッシブ画像と第4のプログレッシブ画像が形成され、これを基にして動き量を演算している。これによって、精度の高い動き検出が可能となり、後述する出力回路での動画/静止画の出力割合の制御が正確にできて、画質劣化の少ない、解像度の高い映像プログレッシブ画像フィールド信号を生成することが可能となる。

また、演算については対応する画素間および対応する画素とその周辺の画素の値を比較し、その比較結果を動き量として出力している。このようにすれば周辺の画素も演算に使用できるので、演算の制度が向上し、検出の精度を向上することができる。

また、演算する画素の間の関係は本発明の例に限らず、対応する画素同士だけの 演算を行っても良いし、対応する画素とその周辺の画素の演算を行っても良く、 また、その両方を行っても良い。

また、上記の例では、第3のプログレッシブ画像と第4のプログレッシブ画像が 形成され、これを基にして、動き量を演算しているが、比較の方法については、 この例に限るものではない。すなわち、画素の比較は、例えば、第3のプログレ ッシブ画像については、新たに形成した画素を使用することなく、第1のプログ レッシブ画像として元々存在していた画素と第4のプログレッシブ画像を比較し てもよい。また、同様に、例えば、第4のプログレッシブ画像については、新た に形成した画素を使用することなく、第2のプログレッシブ画像として元々存在 していた画素と第1のプログレッシブ画像を比較しても良い。

このような場合には、第1の画素形成手段10または第2の画素形成手段11の どちらかを削減でき回路の規模を削減することがで、回路コストを低減すること ができる。

すなわち、本実施の形態において、比較手段 6 a は、第 2 のプログレッシブ画像 フィールド信号と第 3 のプログレッシブ画像フィールド信号、または、第 1 のプログレッシブ画像フィールド信号と第 4 のプログレッシブ画像フィールド信号、または第 3 のプログレッシブ画像フィールド信号と第 4 のプログレッシブ画像フィールド信号と第 4 のプログレッシブ画像フ

ィールド信号の対応する画素間、および対応する画素とその周辺の画素の値を比較し、その比較結果を動き量として出力することによって、動き量を演算することができる。

次に出力回路9 a の動作を説明する。図10に出力回路9 a の内部構成の一例を示す。(第1の実施の形態)の出力回路9と異なる点は、割合演算回路905が割合演算回路905に変更された点である。それ以外の点は、出力回路9と同様であるので、同一部分には同一符号を付し、以下は異なる部分についてのみ説明する。

割合演算回路9005の入力903には、前述のように比較回路6aから動きの方向とその正確さを示す数値が入力される。割合演算回路9005は、入力され動きの方向の量がある値以下である場合に静止の割合が大きいと判断し、静止の割合が大きくなるように αの値を小さくして出力する。

例えば、動きの方向の量に応じてαの値を以下のように決める。

- 1) 動きの方向の量が「0.50」以下のとき、 $\alpha = 0$ を出力する。
- 2) 動きの方向の量が「0.75」以下のとき、 $\alpha = 0$.2を出力する。
- 3) 動きの方向の量が「1.00」以下のとき、 $\alpha=0$.5を出力する。
- 4) 動きの方向の量が上記以外のとき、 $\alpha = 1$. 0とする。

また、例えば、このとき、動きの確からしさを示す値を20以下であるときに正しい動きであると判定し、上記の1)~3)を選択し、それ以外の時には、動きの方向の量が不確定であるとして、上記の4)を選択するようにする。

また、αの決め方についてはこの例では、1.0ライン以下のときに静止画の割合を大きくしているが、より正確な動きを求めるために、例えば、動きの方向の量を「0.75」以下のときに静止画の割合大きくしても良い。また、例えば、例えば、動きの方向の量を「0.50」以下のときに静止画の割合大きくしても良い。このようにすればより厳密に静止の状態を検出することができ、検出精度

を向上することができる。
【0058】

上記の条件によって、例えば、動きの方向の量が「0.5」以下となったとき に $\alpha=0$ とした時の出力回路 9 a の値を(表 1 2 (a))に示す。このとき(表 1 1 (b))に示される確定した動きの方向の部分のみについて補間画素の値を 演算した。この(表 1 1 (b))に示される出力とインタレースされる前の信号 との差を(表 1 2 (b))に示す。

[0059]

【表12】

出力回路の出力、および、出力回路の出力と原信号との差(a)出力回路 9a の出力

	f3	f4	f5	f6	f7	f8	f9
Ľ		37		37		218	
L+1	255		128		0		128
L+2		218	218	218	128	37	37
L+3	0	64	128	191	255	191	128
L+4		37	37	37	128	218	218
L+5	255	191	128	64	0	64	128
L+6		218		218		37	
L+7	0		128		255		191

(b) 出力回路 9a の出力と インタレース前の信号との差

	f3	f4	f5	f6	f7	f8	f9
L							
L+1							
L+2			37		0		37
L+3		26		26		26	
L+4			37		0		37
L+5		26		26		26	
L+6							
L+7							: : :

[0060]

(表11の(b))については、(表9(b))での計算と同様に、この回路での遅延分である1フィールドの時間差を加味して計算している。この(表11(b))を(表9(b))と比較するとフィールドf6での誤差が、「39」から「26」に減少していることがわかる。これは、(第2の実施の形態)における画像変換装置においては、(第1の実施の形態)における画像変換装置よりも高精度に画像を変換できることを示している。すなわち、(第2の実施の形態)における画像変換装置は、従来の動き適応型プログレッシブ変換装置が持つ、画像がゆっくりとライン方向に動いたときに動画処理となりやすく、画質が劣化しやすいという課題に対して、(第1の実施の形態)よりもさらに有効に課題を解決しているといえる。

これは、新たに、画素を形成した第3のプログレッシブ画像、第4のプログレッシブ画像を用いて、それぞれの対応する画素間、および、対応する画素とその周辺の画素の値を比較し、その比較結果を動き量として出力検出したことによって、新たに画素が形成された、より解像度の高い第3のプログレッシブ画像と第4のプログレッシブ画像を基にして、比較手段が動き量を演算できるので、より精度の高い動き検出が可能になり、画質劣化の少ない、解像度の高い映像プログレッシブ画像フィールド信号を生成することが可能となったことを示している。また、新たに画素を形成する際において、第1の画素形成手段、または、第2の画素形成手段は、それぞれ、プログレッシブ画像フィールド信号のライン間に新たに画素を形成しているので、インタレース信号をプログレッシブ画像信号に変換する際により厳しい変換精度を要求される垂直方向に対しての精度を上げることができ、水平方向への新たに画素を生成する回路を省略できるので、回路規模の増大を低く抑えることができ、低コストに高精度の画像変換装置を提供することが可能となっている。

ここで、(第2の実施の形態)の画像変換装置において、画素形成手段10が第 1の画素形成手段に相当し、画素形成手段11が第2の画素形成手段に相当する

(実施の形態3)

次に第3の実施の形態による画像変換装置について説明する。図11に本実施の 形態の画像変換装置の構成例であるブロック図を示す。

図11に示す画像変換装置は、第1の1フィールド遅延回路1、第2の1フィールド遅延回路2、第3の1フィールド遅延回路3、第1のプログレッシブ画像生成回路4、第2のプログレッシブ画像生成回路5、比較回路6、フィールド補間回路8、出力回路9、非適用領域検出回路12を備える。また、図示していないが、入力された映像信号の同期信号を受けて各ブロックに必要なタイミング信号を発生するタイミング発生回路を備えている。

図11に示す画像変換装置と(第1の実施の形態)で示す図1に示す画像変換装置とで異なる点は、非適用領域検出回路12が付加された点と、フレーム補間回路7が削除された点と、非適用領域検出回路12から出力された信号と第2のプログレッシブ画像生成回路5から出力された信号が入力される出力回路9bを備える点であり、その他の構成は図1に示す画像変換装置と同様であるので、同一部分には同一符号を付し、以下に異なる部分についてのみ説明する。

非適用領域検出回路12は、入力されるインタレース映像信号と第1の1フィールド遅延回路1の出力信号が入力される。これらの信号から非適用領域検出回路12はフィールド間の画像信号の対応する画素を含む周辺の画素の信号の値の平均値により検出し、平均値が大きく異なるときには、入力された映像が、フィールド間で元々大きく信号値が変化するフリッカ性の画像であることを検出する。このような画像においては、静止画処理であるフレーム間の補間を行うと画質ひずみを生じるので、動画処理であるフィールド補間処理の信号を出力した方が良い。

[0061]

非適用領域検出回路12は、このような動画処理であるフィールド補間処理の 信号を出力した方が良い信号を検出して、出力回路9bに出力する。

出力回路9 bでは、このような信号が非適用領域検出回路12から入力されたときに、フィールド補間回路8の信号の割合を増加させて出力する。これによって、連続したカメラのフラッシュ等が含まれる映像に対しても、誤って静止画像としないようにすることができ、より精度の高い画像変換装置を提供することが出

来る。

また、非適用領域検出回路 1 2 は、インタレース画像フィールドのフィールド間の画像信号の対応する画素を含む周辺の画素の信号の値の平均値により検出している。この場合、比較的少ない回路規模で、より精度の高い画像変換装置を提供することが出来る。

[0062]

また、本実施の形態による画像変換装置では、フレーム補間回路7が削除されて、フレーム補間回路7からの出力の代わりにプログレッシブ画像生成回路5の出力信号が出力回路9bに入力されている。これによって、フレーム補間回路が削減できるので、低コストに画像変換装置を提供することができる。

[0063]

【発明の効果】

本発明によれば、複数のインタレース画像信号から第1のプログレッシブ画像と第2のプログレッシブ画像の2つのプログレッシブ画像を作成し、第1のプログレッシブ画像フィールド信号と第2のプログレッシブ画像フィールド信号とを比較し、その比較結果を動き量として出力することが出来るので、補間処理により生成した補間値も含めて正確な動き検出を行うことができ、完全な静止画にとどまらず、垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定をすることができ、安定で解像度の高い映像を提供することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態における画像変換装置の構成を示すブロック図

【図2】

同画像変換装置のプログレッシブ画像生成回路の構成を示すブロック図

【図3】

同画像変換装置の比較回路の構成を示すブロック図

【図4】

同画像変換装置のフレーム補間回路の構成を示すブロック図

【図5】

同画像変換装置のフィールド補間回路の構成を示すブロック図

【図6】

同画像変換装置の出力回路の構成を示すブロック図

【図7】

第2の実施の形態における画像変換装置の構成を示すブロック図

【図8】

同画像変換装置の画像形成回路の構成を示すブロック図

【図9】

同画像変換装置の比較回路のブロック図

【図10】

同画像変換装置の出力回路のブロック図

【図11】

第3の実施の形態における画像変換装置の構成を示すブロック図

【図12】

インタレース映像信号の形態を示す図

【図13】

従来の動き適応型プログレッシブ変換装置の構成を示すブロック図

【図14】

垂直方向に正弦波的に輝度が変化する画像の一例を示す図

【図15】

インタレースで伝送された信号の一例を示す図

【図16】

1フィールドごとに動く信号波形の例を示す図

【符号の説明】

- 1、2、3 フィールド遅延回路
- 4、5 プログレッシブ画像生成回路
- 6、6a 比較回路
- 7 フレーム間補間回路

8 フィールド間補間回路

9、9 a 出力回路


10、11 画像形成回路

12 非適用領域検出回路


【書類名】


図面

[図1]






















【図5】













【図8】




特2002-114569












【図11】




【図12】








【図14】






【図15】



【図16】



特2002-114569

【書類名】 要約書

【要約】

【課題】 垂直方向の大きな輝度差を持つ画像がゆっくり動いたときのなどにおいても、正確な動き判定を行い、安定で解像度の高い動画像を提供することを目的とする。

【解決手段】 入力された連続する複数のインタレース画像フィールド信号から複数のプログレッシブ画像フィールド信号を生成し、次に前記プログレッシブ画像フィールド信号のそれぞれは画素間に新たな信号を形成した新たなプログレッシブ画像フィールド信号を生成し、それらを比較して動き量を演算し、その動き量によって、静止画プログレッシブ画像フィールド信号との割合を変えて出力することを特徴とする画像変換装置。

【選択図】 図1

特2002-114569

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社